
(54) SEMICONDUCTOR INTEGRATED CIRCUIT (11) 4-135311 (A) (43) 8.5.1292 (19) JP (21) Appl. No. 2-257801 (22) 27.9.1590 (71) NEC CORP (72) MASAHARU NAGASHIMA (51) Int. CP. H03K5 13

PURPOSE: To easily change delay time by providing a selective circuit for changing a voitage to be impressed to a driving circuit.

CONSTITUTION: This circuit is composed by providing a selective circuit 11. selective circuit 12. driving circuit 13. load 14. inverter 15. P channel(ch) transistors P1-P5. Nch transistors N1-N5. resistors R1-R8 and capacitor C1. In this case, the selective circuit 11 selects any one of P1-P4 according to input to signals SP1-SP4, and the selective circuit 12 selects any one of N1-N4 according to signals SN1-SN4. Then, by changing a transistor to be selected by the selective circuit, the voltage to be impressed to a delay circuit is changed. Thus, the delay time can be easily changed.



THIS PAGE BLANK (USPTO)

19日本国特許庁(JP)

⑩ 特許出願公開

母公開特許公報(A) 平4-135311

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)5月8日

H 03 K 5/13

7125-5 J

審査請求 未請求 請求項の数 1 (全4頁)

劉発明の名称 半導体集積回路

②特 頭 平2-257801

20出 頭 平2(1990)9月27日

@発明者 永嶋 正治

東京都港区芝5丁目7番1号 日本電気株式会社内

⑪出 颐 人 日本電気株式会社 東京都港区芝5丁目7番1号

砂代 理 人 弁理士 内 原 晋

明超音

発明の名称

半導体集積回路

特許請求の範囲

入力選子と出力選子との間にドライブ回路とインパータとを介在させ、前記ドライブ回路に容証性負荷が接続された迅延回路を備えた半導体災額回路において、前記ドライブ回路に印加する電圧を変化させる選択回路を設けたことを特徴とする半導体収額回路。

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体換析回路に関し、特に遅延回路 に関する。

(従来の技術)

従来のこの魅力遅延回路としては、第2図のような回路例がある。 第2図において、ドライブ回

路21,コンデンサC2からなる負荷22,イン パータ23より構成され、ドライブ回路21の MOSトランツスタP6には電圧VDD、MOS トランジスタN6には電圧GNDが印加されてい る。今ドライブ回路21の入力信号INが、VD DからGNDに変化し、トランジスタP6がOF になるときを考える。入力は号【NがVDDのと き、ドライブ回路21の出力は、GNDであるた め、負荷22には電荷が充電されていない状態で ある。トランジスタP6がONするとドライブ回 路21の出力は、トランジスタP6に印加される 電圧がVDD一定であるため、負荷22を放電し ながら徐々に上昇し、インパータ23の出力OU・ Tが変化するスレッショルド電圧になるまでの時 間は、一定である。

次に、人力信号INがGNDからVDDに変化 し、トランジスタPGがONからOFF。トランジスタNGがOFFからONになるときを考える。入力信号がGNDのとき、ドライブ回路2し

- 1 -

- 2 -

の出力は、VDDであるため負荷22には電荷が 元電された状態である。トランジスタ N 6 が O N するとドライブ-回路21の出力は、トランタ N 6 に印加される電圧はGND一定であるため、 負荷22に充電された電荷を放電しながら後に 降下し、インバータ23の出力 O U T が変化する スレッショルド電圧になるまでの時間は一定である。

従って、ドライブ回路21の入力は号が変化後出力が変化し、インパータ23のスレッショルド 軍圧になるまでの時間は一定である。

〔発明が解决しようとする運塑〕

前述した従来の半導体集積回路は、遅延回路の 出力に負荷容量を設け、この負荷容量の充放で放 用のため、出力の変化が無負荷のときと比べて遅 くなることを利用した回路であり、かつ遅延可路 に供給される電源電圧、及び設けられた負荷 が一定であるため、遅延時間は常に一定になる欠 点がある。

本発明の目的は、前記欠点を解決し、容易に遅 -3-

り、 N 1 ~ N 4 のどれかを選択する。 ドライブ回路 1 3 は、トランジスタP5,NSからなる。負荷 1 4 は、コンデンサC1を育する。

また、選択回路12によりトランジスタNLが

延時間を変更できるようにした半導体集線回路を 提供することにある。

[課題を解決するための手段]

本発明の半率体質額回路の構成は、入力選子と出力選子との間にドライブ回路とインバータとを介在させ、所足ドライブ回路に容量性負荷が接続された遅延回路を備えた半導体災額回路において、所足ドライブ回路に印加する電圧を変化させる選択回路を設けたことを特徴とする。

(実施例)

- 4 -

ドライブ回路 1 3 の入力信号 I Nが V D D からG N D に変化し、トランジスク P 5 が O F F やらO N, トランジスタ N 5 が O Nから O F F になるときで考える。入力信号 I Nが V D D のとき、ドライブ回路 1 3 の出力は G N D であるため、負荷

- 5 -

14には電荷が充電されていない状態である。

次に、ドライブ回称 I 3 の入力信号 I N が G N D から V D D に変化し、トランジスタ P 5 が O N から O F F から O N になるときを考える。入力信号 I N が G N D のと

- 7 -

を変更することで、遅延回窩に印加される近正が変わり、遅延時間を変えることができるという効 果がある。

図面の所単な説明


第1図は本発明の一実施例の半導体集航回路を示す回路図、第2図は従来の遅延回路を示す回路図である。


11… 遅延回路、12… 選択回路、13.21 … ドライブ回路、14.22…負荷、15,23 … インパータ、P1.P2.P3.P4.P5. P6… Pchトランジスク、N1.N2.N3. N4.N5.N6…Nchトランジスタ、C1. C2… コンデンナ、R1.R2,R3.R4.R: 5.R6.R7.R8…抵抗。

代理人 并理士 内 原 晋

以上説明したように、本発明は、遅延回路により例えばVDDから合成抵抗分降下した電圧を遅延回路に印加し、また選択回路により例えばGNDから合成抵抗分上昇した電圧を遅延回路に印加するため、選択回路により選択するトランジスタ

-8-





第 2 図